7.1) Reforçar o conceito de TLB

* + - * 1. **Motivação:** Reforçar o conteúdo de TLB que dá uma riqueza de detalhes de como é realizado acessos a TLB, como ele diminui o tempo total gasto, devido a diminuição de acessos a memória principal.
        2. **Objetivo:** Essa atividade tem como objetivo remover dúvidas sobre o conteúdo de TLB, para que o aluno possa entender todos os conceitos por trás da utilização da TLB.
        3. **Detalhamento:**  Realizar os seguintes passos:

Carregar a arquitetura Architecture-10-2-MM-16-VM(PS-4-DM-16-RA-FIFO)-TLB(MS-2-RA-FIFO)

Carregar o arquivo de rastro TR\_4\_read\_20\_cres\_PS\_20.

Realizar a execução passo a passo para apresentar a funcionalidade da TLB.

Apresentar a coerência de memória (quando um pagina e removida da Memória RAM)

* + - * 1. **Arquivos**

**Arquitetura:** Architecture-10-2-MM-16-VM(PS-4-DM-16-RA-FIFO)-TLB(MS-2-RA-FIFO)

**Rastro:** TR\_4\_read\_20\_cres\_PS\_20.

* + - * 1. **Pontos a destacar:**

Todos os conceitos de TLB devem ser reapresentados e compreendidos pelos alunos.

O resultado final da execução será:

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Memória / Taxas | Acessos de leitura | Acessos de escrita | Page fault  (Page table) | **Tempo total** |
| Page Table | 5 | 2 | 1 | **90** |
| Principal | 29 | 6 |  | **410** |
| Disk | 1 | 1 |  | **300** |
| TLB | 20 | 5 | 5 | **30** |
|  |  |  |  | **TT: 740** |